NONVOLATILE MEMORY DEVICE

Patent number:

JP61245255

Publication date:

1986-10-31

Inventor:

SAWASE TERUMI; others: 01

Applicant:

HITACHI LTD

Classification:

- International:

G06F12/00; G06F9/38; G06F12/02; G11C7/00; G11C17/00

- european:

Application number:


JP19850086797 19850423

Priority number(s):

Abstract of JP61245255

PURPOSE:To facilitate an interface with a microcomputer for pipeline control by connecting a delay means which delays only the control signal for erasion and writing to a temporary latch means which latches temporarily the control signal supplied to a control means.

CONSTITUTION:The control signals are supplied to an EEPROM control circuit 6 as well as a control latch 1. The output of the circuit 1 is supplied to the circuit 6 via a delay circuit 7. The data are given to a data latch 3 via a tri- state data buffer 2 which is controlled by the control signal given from the circuit 6. The circuit 7 keeps the delay time which can perform the normal reading operation between the latch timing of the signal needed for writing and the writing start timing. Thus the reading processing is possible immediately after the writing signal.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑲ 日本 国特 許 庁 (JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-245255

@Int,Cl.4	識別記号	庁内整理番号	@	3公開	昭和61年(198	86)10月31日
G 06 F 12/00 9/38		D-6711-5B 7361-5B				
12/02 G 11 C 7/00 17/00	101	A-6711-5B 6549-5B 6549-5B	審査請求	未請求	発明の数 1	(全.6頁)

9発明の名称 不揮発性メモリ装置

②特 願 昭60-86797

20出 願昭60(1985)4月23日

の発 明 者 沢 瀬 照 美 国分寺市東恋ヶ窪 1 丁目280番地 株式会社日立製作所中

央研究所内 ②発 明 者 中 村 英 夫 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

①出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

邳代 理 人 弁理士 磯村 雅俊

明和普

1. 発明の名称 不揮発性メモリ装置

2.特許請求の範囲

(1) 電気的に替扱え可能な不揮発性メモリ系子群と、 該メモリス子群中から相定領域を選択する手段と、 選択された領域ヘデータを入出力する手段と、 替込み、 院出しを制御する手段と、 該制御手段に入力する制御信号を一時ラツチする手段を 有する不揮発性メモリ装置において、上記一時ラツチ手段に接続され、 消去、 書込みの制御信号のみを遅延させるための遅延手段を設けることを特徴とする不郷発性メモリ装置。

(2)上記遅延手段は、不揮発性メモリ素子からの 統出しが可能な期間だけ遅延させることを特徴と する特許請求の範囲第1項記載の不揮発性メモリ 装置。

(3)上記遅延手段は、他の制御手段および不揮発性メモリ素子とともに半導体基板上に構成され、 かつ該不揮発性メモリ素子に普込むためのデータ、 アドレス、および書込み、読出し用制御信号を入 力するCPUと同一の半導体基板上に構成される ことを特徴とする特許額求の範囲第1項または第 2項記載の不揮発性メモリ装置。

3.発明の詳額な説明

〔発明の利用分野〕

本苑明は、不輝発性メモリ抜図に関し、特にBBPROM(Electrically Erasable and Programmable Read Only Memory)にプログラムとデータを格納し、パイプライン処理を行う場合に好選な不揮発性メモリ抜図に関するものである。

〔発明の背景〕

マイクロコンピュータの分野でも、次の命令を 現在実行中の命令サイクルの中で取り込むパイプ ライン制御が主流となりつつある。パイプライン 制御を行つているマイクロコンピュータにおいて、 EEPROMを内蔵してプログラムとデータとを 同一メモリマトリクス内に格納することにより、 効率のよい処理が可能となる。しかし、従来のE BPROMでは、存込みサイクルの直後に読出し を行うことができず、問題がある。

従来のEEPROMへアクセスする場合、統出 し時には、制御信号(チップイネーブルCR、ア ウトプントイネーブルOE) をEEPROMに加 えるとともに、アドレスAをEEPROMに加え ることにより、指定されたアドレス領域からデー タが観出される。また、普込み時には、制御信号 (チツブイネーブル CE. ライトイネーブル WE) と、書込みデータDと、アドレスAとを、一時ラ ツチ回路に格納した後、指定したアドレスエリア に吞込む。すなわち、従来のEEPROMへの書 込みは、第5回に示すタイミングで、アドレスA、 チツブイネーブル CE、アウトプツトイネーブル ○E、データDを与え、ライトイネーブルWEの 立上リWRに同期して上記A, CE, OE, Dを ラツチすることにより、twに期間に普込みが行 われている。このタイミングでは、哲込みサイク ルに続いて、直ちに同一半導体集積回路からの銃 出しをすることは不可能である。そのため、パイ

タ領域とを共に確保することができる不揮発性メ モリ装置を提供することにある。

(発明の概要)

上記目的を選成するため、本発明の不揮発性メ
そりは、電気的に容換え可能な不揮発性メモリス
子群と、 版メモリ素子群中から指定領域を選択する手段と、選択された領域へデータを入出する
手段と、 谷込み、 統出しを制御する手段と、 谷込み が の制御信号を一時ランチする制
を 子子手段に 接続され、 消去、 各込みの制御を ラッチ手段に 接続され、 消去、 各込みの制御信号を のみを遅延させるための遅延手段を 設けることに 特徴がある。

(発明の実施例)

以下、本発明の実施例を、図面により詳糊に説明する。

類1図は、本発明の一実施例を示すEEPRO Mの構成図である。

野 L 図において、CE はチツブイネーブル信号、 OE はアウトブツトイネーブル信号、WB はライ プライン処理のように、現在の命令の認出し、オペランドの認出しを行い、続いてオペランド演算の結果を否込んだ直後、次の命令の認出しを行う必要がある場合には、2 チップのメモリを設けたシステム構成が必要となっている。つまり、2 チップのメモリを用いて、一方のメモリが登込み中には、他方のメモリから認出すようにしている。しかし、これではBBPROMのオンチップ化を行う場合に、小型化が確かしくなり、問題である。

なお、パイプライン制御を記載した文献としては、例えば、「68000マイクロコンピュータ」 野田祐三著、P19~P21。を、またEBPR OMマイコンを記載した文献としては、「ISS CC'83」 Seeq Technologyを、それぞれ参 呱されたい。

〔発明の目的〕

本発明の目的は、このような問題を解決し、パイプライン例御のマイクロコンピュータとのインタフエースを容易にし、かつ1チツブメモリ内に 統出し専用プログラム領域と容徳えが必要なデー

トイネーブル信号、BYはEEPROMへの供込 み中であることを示すビジー信号、 Dはデータ信 号、Aはアドレスである。制御信号(CE, OE. WE)は、BEPROM例御回路6に入力すると ともに、制御ラツチ回路1にも入力する。制御ラ ツチ回路1の出力C, O, Wは、遅延回路7を介 してPPROM制御回路6に入力される。一方、 データDは、制御国路6からの制御信号で制御さ れるトライステートデータバツファ2を介してデ - タラツチ3に接続される。また、アドレスAは、 アドレスラツチ 4 を介してEEPROMブロック 5に入力する経路と、アドレスラツチ4をパイパ スして直接EEPROMブロツク5に入力する経 路とがある。また、EEPROMブロツク5から 読出されたデータは、データラツチ3をバイバス して直接データバツフア2に出力される。これら のデータラツチ3とアドレスラツチ4とは、制御 国路6の勧御出力により制御される。

EBPROM 預子とデコーダ等により構成されるEEPROM ブロツク 5 は、上記のデータD、

特開昭 61-245255 (3)

アドレスA、および刻御回路 6 からのタイミング 個号 8 により、観出し、普込みの各刻御が爽行される。

第2回は、第1回における普込みおよび説出し 動作のフローチャートである。

第1 図と第2 図により、 動作を述べる。先ず、 統出し動作は、アドレスAを入力し、 CE=0, OE=0, WE=1を入力する。 なお、この BE PROMの側御回路は、 側御信号が 0 のときオン となる。 絨出し動作の場合には、 CE, OE, W

第3回(a),(b)は、本発明の不揮発性メモリ 装置をマイクロコンピュータシステムに応用して 例を示すブロック回、および助作フローチャート である。

CPU(Central Processing Unit) 10と 不揮発性メモリ装置 11は、普込み個号バスWR, 銃出し信号バスRD, アドレスバスAB, データ Bの名別御信号は直接制御回路6に入力され、初御ランチ回路1へのランチ: および遅延回路3の出力 C', V'は、いずれも禁止される。 これによつて、第2回の通常統出しが行われ、(ステップ24)、 EEPROMブロック5から統出 かけっかい ボータ線 D'に出力される。 出力 でいたデータは、データ線に出力される。 なお 力 の場合には、前述のように、アドレス Aになり、入力される。

バスDB,ホールト信号バスHALTにより接続される。なお、不郷発性メモリ装置11のチツブイネーブルCEへの入力は、アドレスバスABをデコードする回路12を介して与えられる。 øはクロツク信号であり、CPU10に加えられて、マシンクロツクとなる。 普込み信号バススBに、オーブルOEとなり、またアドレスバスABはデータに、データバスDBはデータロト信号バストアはビジー信号BYに、ホールト信号バスDBはデータロでは、プログラストに、データは、同一の不郷発性メモリ装置11に格納されている。

いま、CPU10がパイプライン制御を行つているとき、第3回(b)に示すように、CPU10から退航の命令31~34を発行することにより、メモリ11個では41~44の順序で処理を行う。 先ず、現在の命令の読出し損示を行い(ステップ31)、次にオペランドの読出し損示を行い(ステ ツブ32)、 次に上記オペランド復算の結果の書込みを相示する(ステツブ33)。 続いて、 次の命令の読出しを相示する(ステツブ34)。 これらの指示を受けたメモリ11では、先ず現在の命の読出し動作を行い(ステツブ41)、 続いてオペランドの読出しを行う(ステツブ42)。 書込み相示を受け取つても、メモリ11では前述のように、と受け取つた次の命令の読出し動作を先に行う(ステツブ43)。 そして、 遅延時間 経過後に、 復籍果の普込み動作を行う(ステツブ44)。

野 4 図は、 類 3 図の動作タイミングチャートである。

CPU10の動作タイミングは、第4回のすで示すクロツクに同期している。1マシンサイクルは、C1~C4の4サイクルで構成され、本実施例ではC1, C2, C4を統出しサイクル、C3を否込みサイクルとして説明する。すなわち、パイプライン制御の場合、現在の命令の読出し、オペランドの読出し、淑算結果の登込み、および次

t p は遅延回路 7 で与えられる遅延時間、 t w は 制御回路 6 で与えられる普込み時間を、 それぞれ 示している。

各込みサイクルC3で、 書込みに必要な情報が メモリ11内のラツチ回路にラツチされた後、 t p の期間に、通常の銃出しを行うことができる ので、CPU10はこの間にC4サイクルで統出 しの役示を行う。すなわち、アドレスパスABに 統出しアドレス a 4 を送出し、読出し信号パスR Dに 統出し信号を送つた後、ウェイトサイクルC Wに入る。ここでは、ウエイトサイクル時のアド レスは、 a 1′ である。なお、この時間には、ビ ジー個BYが出力しているが、制御回路から春込 み用制御出力が入力していないため、読出しが可 **飽である。メモリ11側では、メモリアドレスA** Aとしてa4を受け取り、刎御個号として説出し 個号RDを受けることにより、EEPROMプロ ツク 5 からデータ d 4 を統出し、データパスDB に出力する。そして、遅延時間の経過後、メモリ アドレスAAとしてa3および制御信号が与えら

の命令の統出しの順序でアクセスが行われる。ま た、ウエイトサイクルCWは、第3回において、 ホールト信号HALTが受付けられた場合、つま り書込み状態を知らせる信号BYが出力されると きに、マシンサイクルの終了後、つまりC4を実 行した後、ウエイト状態になる。アドレスパスA Bの a O は、前の動作のアドレスである。CPU 10からal, a2のアドレスをアドレスパスA Bに送出することにより、メモリ11にはラツチ 信号しの制御によりメモリアドレスAAとして登 け取られる。これにより、メモリ11から読出さ れたデータdl,d2がデータパスDBに出力さ れる。香込みサイクルC3での杏込み信号収尺の 立上り(w)で、アドレスa3, データd3および RD, WRの信号がメモリ11の各ランチ回路に ラツチされる。すなわち、上記のラツチ倡号は、 (w)の時点に変化する。また、(w)のタイミング で、普込み信号の受付け状態を表わすビジーBY が出力される。第4図において、AAは、EEP ROMプロツク5に与えられるアドレスを示し、

れることにより、データ d 3 の 哲込みが行われる。なお、 第 4 回において、 C 1 ′ は、 次の銃出しサイクルであつて、メモリ 1 1 からデータ d 1 ′ が 銃出される。すなわち、 C P U 1 0 のウエイトの 解除は、ホールト信号 H A L T (ビジー信号 B Y と 同期) が解除された次のサイクルから通常の C P U サイクルとなる。

(晃明の効果)

以上説明したように、本発明によれば、 書込みサイクルの直後に読出しサイクルがあるようなタイミングを持つシステム (例えば、パイプライン制御のシステム) であつても、 1 チップでプログラムの記憶と、 香袋えが必要なデータの記憶とを共に行うことができるので、 電気的に 各換え可能な 不 揮発性 メモリ 装置と C P U とをオンチップに 実践することが可能となり、 経済的なシステムが 実現できる。

4. 図面の簡単な説明

第1回は本発明の一実施例を示す不揮発性メモリ装置のブロック図、第2回は第1回の動作フロ


特開昭 61-245255 (5)

第 1 図

ーチヤート、第3回は本発明の不揮発性メモリ装置とCPUを1チンプ上に実装した場合の構成図と動作フローチヤート、第4回は第3回の動作タイムチヤート、第5回は従来の不揮発性メモリ装置の動作タイムチャートである。

1: 例御信号ランチ回路、 2: データバンファ、3: データランチ回路、 4: アドレスランチ回路、5: EEPROMブロンク、6: 例毎回路、7: 遅延回路、10: CPU、11: 不揮発性メモリ 数個。

特許出願人 株式会社 日 立 题 作 所 代 期 人 4期十 碑 村 雅 伊拉勃



(他も遅延する)

(出し)

(記出し)

(記出し)

(記出し)


(記させる(他も遅延する)

(ない)

第

2

図



特開昭 61-245255 (6)

第 5 図

萬 4 図

